FPGA數據采集與回放系統設計論文

　　在個人成長的多個環節中，大家或多或少都會接觸過論文吧，論文是我們對某個問題進行深入研究的文章。怎么寫論文才能避免踩雷呢？下面是小編為大家整理的FPGA數據采集與回放系統設計論文，歡迎閱讀，希望大家能夠喜歡。

　　1系統及其原理

　　基于通用信號處理開發板，利用FPGA技術控制AD9233芯片對目標模擬信號采樣，再將采樣量化后的數據寫入USB接口芯片CY7C68013的FIFO中，FIFO寫滿后采用自動觸發工作方式將數據傳輸到PC機。利用VC＋＋6．0軟件編寫上位機實現友好的人機交互界面，將傳輸到PC機上的數據進行儲存和實時回放。本系統主要實現以下兩大功能：1）ADC模塊對目標模擬信號進行采樣，利用FPGA技術將采樣后的數據傳輸到USB接口芯片CY7C68013的FIFO中存儲。2）運用USB2．0總線數據傳輸技術，將雷達回波信號數據傳輸到PC機實時回放。分為應用層、內核層和物理層3部分。應用層和內核層主要由軟件實現。應用層采用VC＋＋6．0開發用戶界面程序，為用戶提供可視化操作界面。內核層基于DriverWorks和DDK開發系統驅動程序，主要起應用軟件與硬件之間的橋梁作用，把客戶端的控制命令或數據流傳到硬件中，同時把硬件傳輸過來的數據進行緩存。物理層主要以FPGA為核心，對USB接口芯片CY7C68013進行控制，通過USB2．0總線實現對中頻信號采集。系統設計采用自底向上的方法，從硬件設計開始逐步到最終的應用軟件的設計。

　　2硬件設計

　　FPGA在觸發信號下，控制ADC采樣輸入信號，并存入FIFO中。當存滿時，將數據寫入USB接口芯片CY7C68013，同時切換另一塊FIFO接收ADC轉換的數據，實現乒乓存儲，以提高效率。FPGA模塊的一個重要作用是控制USB接口芯片CY7C68013。當ADC采樣后，數據進入FPGA模塊，FPGA控制數據流將其寫入CY7C68013的FIFO中，以便于USB向PC機傳輸。CY7C68013的數據傳輸模式采用異步slaveFIFO和同步slaveFIFO切換模式。通過實測，前者傳輸速度約為5～10Mbit／s，后者傳輸速度最高可達20Mbit／s，傳輸速度的提高可通過更改驅動程序的讀取方式實現。

　　3軟件設計

　　3．1USB驅動程序設計

　　USB2．0總線傳輸技術最高速率可達480Mbit／s。本系統采用批量傳輸的slaveFIFO模式。CY7C68013芯片內部提供了多個FIFO緩沖區，外部邏輯可對這些端點FIFO緩沖區直接進行讀寫操作。在該種傳輸模式下，USB數據在USB主機與外部邏輯通信時無需CPU的干預，可大大提高數據傳輸速度。Cypress公司為CY7C68013芯片提供了通用的驅動程序，用戶可根據需求開發相應的固件程序。

　　3．2FPGA模塊程序設計

　　系統中FPGA模塊的核心作用是控制AD9233芯片進行采樣。AD9233作為高速采樣芯片，其最高采樣速率達125Mbit／s，最大模擬帶寬為650MHz。通過改變采樣速率可使該系統采集不同速率需求的信號，擴展了該系統的應用范圍。描述FPGA控制USB數據寫入接口芯片FIFO的狀態機如圖6所示。狀態1表示指向INFIFO，觸發FIFOADR［1：0］，轉向狀態2；狀態2表示若FIFO未滿則轉向狀態3，否則停留在狀態2；狀態3表示驅動數據到總線上，通過觸發SLWR寫數據到FIFO并增加FIFO的指針，然后轉向狀態4；狀態4表示若還有數據寫則轉向狀態2，否則轉向完成。

　　3．3上位機設計

　　為實現人機交互，利用VC＋＋MFC在PC機上編寫了可視化操作界面，即上位機。上位機既用于數據采集的控制，同時也用于采集數據的實時回放。上位機界面如圖7所示。上位機主要功能：

　　1）按下“檢測USB”按鈕，可檢測USB是否連接正常，并顯示USB基本信息。

　　2）按下“開始采集”按鈕，可將采集的數據傳輸到PC機并實時回放數據波形；再次按下“開始采集”按鈕，可暫停數據波形回放。

　　3）按下“保存數據”按鈕，可將采集的數據以＊．dat文件的形式存儲到PC機硬盤。

　　4）按下“結束采集”按鈕，可關閉采集系統并退出界面；或按下“確定”和“取消”按鈕，也可直接退出界面。

　　4系統實測

　　為了測試數據采集與回放系統，利用通用信號處理開發板設計了DDS模塊。該DDS模塊產生一個正弦波作為測試信號，通過AD9744芯片轉換后變為模擬信號輸出，并將此輸出信號接至示波器以便驗證系統。數據采集與回放系統的實物圖及系統實測波形與回放波形。

　　5結束語

　　通過實際測試，基于FPGA的數據采集與回放系統達到了預期設計的要求。此系統能夠對目標模擬數據進行采集，并能對采集的數據實時回放，且可將數據以＊．dat文件的形式存入PC機硬盤；系統具有高速的采集傳輸功能，上位機能夠實時、動態地回放數據；信號采集板和處理板共用一套硬件，避免了重復制板，在實際調試時可方便地在信號采集與信號處理的工作模式間來回切換，提高了工作效率。原驅動程序官方版本為了滿足通用性和穩定性的要求，限制了傳輸速率，本設計開發了相應的USB驅動程序，提高了傳輸速率。

【FPGA數據采集與回放系統設計論文】相關文章：

數據挖掘論文07-15

數據挖掘論文07-16

數據采集工程師崗位職責02-22

基于系統設計的科研管理論文03-21

解析科技競賽賽務系統的設計與實現論文04-19

綜合布線系統設計項目教學模式應用論文07-12

機器學習的服務器調優系統設計論文04-20

系統優化與系統設計的教學07-08

[實用]數據挖掘論文15篇07-29